IBM продвинулась в работе над технологией производства чипов следующего поколения, которая должна заметно улучшить вычислительные процессоры и микросхемы памяти. 0,7-нм техпроцесс Nanostack компания представила в июне 2026 года. Теперь стало известно, что в первом квартале 2027 года заинтересованные разработчики получат для него наборы проектирования (PDK).
Технология IBM развивает нынешние методы производства полупроводников. Самый передовой из массово выпускаемых сегодня техпроцессов имеет маркировку 2 нм. Следом Intel и TSMC планируют перейти на 18A, A16 и A14, где буква "A" обозначает ангстремы, а один нанометр равен 10 ангстремам.
В такой системе обозначений разработка IBM соответствует 7 ангстремам. Стоит учитывать, что цифры в названиях современных техпроцессов давно стали маркетинговыми и не совпадают с физическим размером элементов транзистора. Новый техпроцесс должен дать прирост в нескольких направлениях:
-
плотность размещения транзисторов
-
производительность
-
энергопотребление
-
масштабирование ячеек памяти SRAM
PDK служит базовым инструментом, без которого невозможно спроектировать микросхему под конкретный техпроцесс. С помощью таких наборов разработчики чипов вроде NVIDIA и AMD создают свои продукты. В комплект входят:
-
руководства по правилам проектирования (design rules)
-
средства проверки соблюдения этих правил (DRC)
-
скрипты для генерации топологии в системах автоматизированного проектирования электроники (EDA) от Cadence, Synopsys и других компаний
По словам IBM, наборы станут доступны в первом квартале 2027 года. Разработчики смогут оценить технологию Nanostack для 7-ангстремных чипов задолго до её широкого внедрения и заранее освоить новые правила проектирования.
Суть Nanostack в том, что транзисторы располагаются вертикально друг над другом со смещением. Такой подход позволяет отдельно оптимизировать транзисторы n-типа и p-типа. Похожую идею в отрасли развивают под названием CFET (комплементарный полевой транзистор), где n- и p-транзисторы тоже ставятся в стопку, а не размещаются рядом.
Транзисторы n-типа (NMOS) образуют так называемую подтягивающую вниз сеть. Их создают легированием кремния элементами, которые дают по одному свободному электрону для проводимости. Транзисторы p-типа (PMOS) образуют подтягивающую вверх сеть, и их проводимость основана на "дырках", то есть вакантных местах для электронов.
Вместе такая пара составляет основу КМОП-логики. В простое один из транзисторов пары всегда закрыт, так что через схему не течёт постоянный ток, и чип почти не тратит энергию. Именно на этом принципе построено подавляющее большинство современных процессоров.
IBM утверждает, что последовательное размещение n- и p-транзисторов друг над другом не только экономит площадь, но и открывает возможности для дальнейшей оптимизации. Для двух типов транзисторов кремний легируют разными элементами. Разделение по уровням позволяет экспериментировать с новыми материалами для каждого из них по отдельности.
Отдельное внимание в новом техпроцессе уделено памяти. Технология на 7 ангстрем обещает улучшить масштабирование SRAM на 40%, а это одна из самых сложных задач в современной полупроводниковой индустрии.
Для логических схем переход на 2 нм по-прежнему позволяет уменьшать транзисторы и получать прирост производительности и энергоэффективности. С ячейками SRAM ситуация иная. При длине затвора меньше 3 нм возникают утечки тока, потери энергии, проблемы с распространением сигнала и другие сложности.
Китайский стартап показал источник экстремального ультрафиолетового излучения для производства микрочипов с локализацией 90%
Из пузыря ИИ вышло более триллиона долларов – акции Nvidia, AMD, Intel и Samsung упали за пять дней
В ячейке SRAM элементы схемы настолько малы, что микроскопические отклонения в концентрации легирующих примесей и шероховатость линий сильно влияют на работу памяти. В итоге логические блоки, включая GPU, с каждым новым техпроцессом уменьшались, а площадь SRAM почти не менялась. Современным ИИ-ускорителям SRAM нужна для встроенного кэша, и из-за застоя в масштабировании память нередко занимает значительную часть кристалла.
По оценкам, в ИИ-ускорителе NVIDIA Hopper H100 на SRAM приходится около 10% площади кристалла. С учётом кэша L1 в потоковых мультипроцессорах (SM) эта доля вырастает до 12–15%. Если Nanostack действительно обеспечит заявленное масштабирование памяти, производители смогут разместить на том же кристалле больше кэша или уменьшить размер ИИ-чипов.
